基于Q<sup>N</sup>旋转布局的10位500MS/s分段电流舵DAC

佟星元; 王超峰; 贺璐璐; 董嗣万

doi:10.3969/j.issn.0372-2112.2019.11.010

您当前的位置：

首页 >

文章列表页 >

基于Q^N旋转布局的10位500MS/s分段电流舵DAC

学术论文 | 更新时间：2025-07-16

- 基于Q^N旋转布局的10位500MS/s分段电流舵DAC
- A 10-bit 500MS/s Current Steering DAC with Q^N Rotary Layout
- 电子学报 2019年47卷第11期页码：2304-2310
- 作者机构：
  
  西安邮电大学电子工程学院,陕西,西安,710121
- 作者简介：
- 基金信息：
  
  国家自然科学基金 (No.61674122);陕西省重点研发计划项目 (No.2017KJXX-46);陕西省高层次人才特殊支持计划项目
- DOI：10.3969/j.issn.0372-2112.2019.11.010
  中图分类号： TN495
- 网络出版：2019-11-25，
  
  纸质出版：2019
- 稿件说明：
移动端阅览
佟星元, 王超峰, 贺璐璐, 等. 基于Q^N旋转布局的10位500MS/s分段电流舵DAC[J]. 电子学报, 2019,47(11):2304-2310.

TONG Xing-yuan, WANG Chao-feng, HE Lu-lu, et al. A 10-bit 500MS/s Current Steering DAC with Q^N Rotary Layout[J]. Acta Electronica Sinica, 2019, 47(11): 2304-2310.
佟星元, 王超峰, 贺璐璐, 等. 基于Q^N旋转布局的10位500MS/s分段电流舵DAC[J]. 电子学报, 2019,47(11):2304-2310. DOI： 10.3969/j.issn.0372-2112.2019.11.010.

TONG Xing-yuan, WANG Chao-feng, HE Lu-lu, et al. A 10-bit 500MS/s Current Steering DAC with Q^N Rotary Layout[J]. Acta Electronica Sinica, 2019, 47(11): 2304-2310. DOI： 10.3969/j.issn.0372-2112.2019.11.010.

摘要

针对分段电流舵数/模转换器（Digital-to-Analog Converter，DAC），通过理论分析和推导，研究电流源阵列系统失配误差和寄生效应对非线性的影响，采用电流源阵列

旋转游走版图布局方案，能够减小电流源系统失配的一次误差，而且版图布线简单，由寄生效应引起的电流源失配较小，利于DAC非线性的优化.基于0.18m CMOS，采用6+4的分段结构，设计了一种10位500MS/s分段电流舵DAC，流片测试结果表明，在输入频率为1.465MHz，采样速率为500MS/s的条件下，无杂散动态范围（Spurious Free Dynamic Range，SFDR）为64.9dB，有效位数（Effective Number of Bits，ENOB）为8.8 bit，微分非线性误差（Differential Non-linearity，DNL）和积分非线性误差（Integral Non-linearity，INL）分别为0.77LSB和1.12LSB.

Abstract

According to the segmented current steering digital-to-analog converter (DAC)

the influence of current mismatch and parasitics in the current array on the nonlinearity of DAC is discussed by theoretical analysis and derivation. A layout plan for the current array

rotary walk scheme is utilized for optimizing the nonlinearity of DAC. The metal connection in this layout scheme is relatively simple and the current mismatch caused by parasitic effect is small. With the segmented structure of 6 bit thermomete

r code and 4 bit binary code

a 10 bit DAC is realized in a 0.18μm CMOS by using the above layout plan. The measurement results show that the differential non-linearity (DNL) and the integral non-linearity (INL) of the DAC with

rotary layout scheme are 0.77 LSB and 1.12 LSB. With 500MS/s sampling rate and 1.465MHz input frequency

the spurious free dynamic range (SFDR) and the effective number of bits (ENOB) are 64.9dB and 8.8bit

respectively.

关键词

Keywords

references

浏览量

161

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

光纤系统中的普适弱调制传输矩阵及其在噪声演化分析中的应用

基于遗传算法的目标轨道测量数据融合处理方法

非线性系统自适应逆模理论及算法

基于QN旋转布局的10位500MS/s分段电流舵DAC

A 10-bit 500MS/s Current Steering DAC with QN Rotary Layout

DOI：10.3969/j.issn.0372-2112.2019.11.010

摘要

Abstract

关键词

Keywords

references

基于Q^N旋转布局的10位500MS/s分段电流舵DAC

A 10-bit 500MS/s Current Steering DAC with Q^N Rotary Layout