32nm CMOS工艺三点翻转自恢复锁存器设计

PDF(9104 KB)

电子学报 ›› 2021, Vol. 49 ›› Issue (2) : 394-400. DOI: 10.12263/DZXB.20200530

作者信息 +

Design of Triple-Node-Upset Self-Recovery Latch in 32nm CMOS Technology

Author information +

文章历史 +

导出引用

{{article.zuoZheCn_L}}. {{article.title_cn}}[J]. {{journal.qiKanMingCheng_CN}}, 2021, 49(2): 394-400 https://doi.org/10.12263/DZXB.20200530

{{article.zuoZheEn_L}}. {{article.title_en}}[J]. {{journal.qiKanMingCheng_EN}}, 2021, 49(2): 394-400 https://doi.org/10.12263/DZXB.20200530

中图分类号：

原文顺序 | 文献年度倒序 | 文中引用次数倒序

PDF(9104 KB)

Accesses

Citation

Detail

段落导航