基于RISC-V的嵌入式多指令集处理器设计及实现

doi:10.12263/DZXB.20201350

电子学报 ›› 2021, Vol. 49 ›› Issue (11): 2081-2089.DOI: 10.12263/DZXB.20201350

• 学术论文 • 下一篇

基于RISC-V的嵌入式多指令集处理器设计及实现

成元虎, 黄立波, 崔益俊, 马胜, 王永文, 隋兵才

国防科技大学计算机学院，湖南长沙 410073

收稿日期:2020-11-30 修回日期:2021-03-03 出版日期:2021-11-25 发布日期:2021-11-25
作者简介:成元虎男，1996年出生，四川中江人.现为国防科技大学计算机学院硕士研究生.主要研究方向为微处理器体系结构. E-mail:chengyuanhu@nudt.edu.cn
黄立波（通信作者）男，1983年出生，湖南邵阳人.现为国防科技大学计算机学院副研究员，主要研究方向为计算机体系结构. E-mail:libohuang@nudt.edu.cn
崔益俊男，1995年出生，江苏东台人.现为国防科技大学计算机学院硕士研究生.主要研究方向为微处理器体系结构. E-mail:cuiyijun18@nudt.edu.cn
马胜男，1986年出生，湖南永州人.现为国防科技大学计算机学院副研究员.主要研究方向为计算机体系结构. E-mail:masheng@nudt.edu.cn
王永文男，1977年出生，山东泰安人.现为国防科技大学计算机学院研究员.主要研究方向为微处理器体系结构. E-mail:yongwen@nudt.edu.cn
隋兵才男，1981年出生，山东烟台人.现为国防科技大学计算机学院副研究员.主要研究方向为微处理器体系结构. E-mail:bingcaisui@nudt.edu.cn
基金资助:
国家自然科学基金(62090023)

Design and Implementation of Embedded Multiple-ISA Processor Based on RISC-V

Yuan-hu CHENG, Li-bo HUANG, Yi-jun CUI, Sheng MA, Yong-wen WANG, Bing-cai SUI

College of Computer Science and Technology，National University of Defense Technology，Changsha，Hunan 410073，China

Received:2020-11-30 Revised:2021-03-03 Online:2021-11-25 Published:2021-11-25

摘要/Abstract

摘要：

软件生态是限制RISC-V指令集架构发展的主要因素之一.让RISC-V处理器可以直接运行ARM Thumb二进制代码能在一定程度上缓解其在嵌入式领域中的软件生态问题.本文基于二进制翻译，通过硬件支持ARM Thumb的标志位、分支指令、条件执行，在RISC-V处理器上以较低的面积和功耗开销实现了对ARM Thumb程序的支持并获得了较好的性能.通过运行Embench基准程序套件，该处理器翻译运行ARM Thumb程序的平均性能能够到达直接运行RISC-V程序性能的75.5%.相较于仅使用二进制翻译支持ARM Thumb，该处理器运行ARM Thumb程序的性能提升了3.1倍，面积开销则下降了7.8%.

关键词: RISC-V, ARM Thumb, 体系结构, 多指令集, 微处理器, 二进制翻译

Abstract:

Software ecology is one of the most critical factors restricting the development of RISC-V instruction set architecture. Allowing the RISC-V processor to directly run the ARM Thumb binary code can solve its software ecological problem in the embedded field to a certain extent. Based on the binary translation, this article realizes support for the ARM Thumb program and achieves comparable performance on the RISC-V processor with the lower area and power consumption overhead by using hardware to optimize ARM Thumb flag bits, branch instructions, and conditional execution. For the Embench benchmark suite, the average performance of the processor running ARM Thumb programs can reach 75.5% of directly running RISC-V programs. Compared with using only binary translation to support ARM Thumb, hardware optimization performance is improved by 3.1 times and hardware overhead is reduced by 7.8%.

Key words: RISC-V, ARM Thumb, architecture, multiple-ISA, microprocessor, binary translation

中图分类号:

TP302

成元虎, 黄立波, 崔益俊, 马胜, 王永文, 隋兵才. 基于RISC-V的嵌入式多指令集处理器设计及实现[J]. 电子学报, 2021, 49(11): 2081-2089.

Yuan-hu CHENG, Li-bo HUANG, Yi-jun CUI, Sheng MA, Yong-wen WANG, Bing-cai SUI. Design and Implementation of Embedded Multiple-ISA Processor Based on RISC-V[J]. Acta Electronica Sinica, 2021, 49(11): 2081-2089.

图/表 10

参考文献 17

1	Sites R L, Chernoff A, Kirk M B, et al. Binary translation[J]. Communications of the ACM, 1993, 36(2):69－81.
2	Inc Apple. About the Rosetta Translation Environment[EB/OL]., 2020.
3	Chernoff A, Herdeg M, Hookway R, et al. FX!32: A profile-directed binary translator[J]. IEEE Micro, 1998, 18(2):56－64.
4	QEMU Bellard F., a fast and portable dynamic translator[A]. Proceedings of the FREENIX Track: 2005 USENIX Annual Technical Conference[C]. Anaheim, CA, USA: USENIX, 2005. 46.
5	Hong D Y, Hsu C C, Yew P C, et al. HQEMU: a multi-threaded and retargetable dynamic binary translator on multicores[A]. Proceedings of the Tenth International Symposium on Code Generation and Optimization[C]. San Jose, New York: ACM, 2012. 104－113.
6	Altman E R, Kaeli D. Welcome to the opportunities of binary translation[J]. Computer, 2000, 33(3):40－45.
7	Shen B Y, Chen J Y, Hsu W C, et al. LLBT: an LLVM-based static binary translator[A]. Proceedings of the 2012 International Conference on Compilers, Architectures and Synthesis for Embedded Systems[C]. New York: ACM, 2012. 51－60.
8	Sivaram Krishnan, Mark Debbage, Ziesler Sebastian H, Roy Kanad, Sturges Andrew C, Prasenjit Biswas. Processor Architecture for Executing Two Different Fixed-length Instruction Sets[P]. US:US2005262329, 2005-11-24.
9	Fajardo J, Rutzig M B, Carro L, et al. Towards a multiple-ISA embedded system[J]. Journal of Systems Architecture the Euromicro Journal, 2013, 59(2):103－119.
10	Goetz John W, Mahin Stephen W, Bergkvist John J. Processor Capable of Supporting Two Distinct Instruction Set Architectures[P]. EP:EP0747808, 1996-12-11.
11	James Walter Rymarczyk, Ignatowski Michael, Heller Thomas J Jr. Multiple-core Processor Supporting Multiple Instruction Set Architectures[P]. US:US8806182, 2014-08-12.
12	Venkat A, Tullsen D M. Harnessing ISA diversity: design of a heterogeneous-ISA chip multiprocessor[A]. 2014 ACM/IEEE 41st International Symposium on Computer Architecture (ISCA)[C]. AvenueMinneapolis, MN, USA: IEEE, 2014. 121－132.
13	Balkind J, Lim K, Schaffner M, et al. BYOC: a" bring your own core" framework for heterogeneous-ISA research[A]. Proceedings of the Twenty-fifth International Conference on Architectural Support for Programming Languages and Operating Systems[C]. New York: ACM, 2020. 699－714.
14	Capella F M, Brandalero M, Carro L, et al. A multiple-ISA reconfigurable architecture[J]. Design Automation for Embedded Systems, 2015, 19(4): 329－344.
15	Schiavone P D, Conti F, Rossi D, et al. Slow and steady wins the race? a comparison of ultra-low-power risc-v cores for internet-of-things applications[A]. 2017 27th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS)[C]. Thessaloniki, Greece: IEEE, 2017. 1－8.
16	Smith J, Nair R. Virtual Machines: Versatile Platforms for Systems and Processes[M]. Amsterdam: Elsevier, 2005.
17	Waterman Andrew, Asanovi Krste. The RISC-V Instruction Set Manual Volume I: Unprivileged ISA[EB/OL]., 2019.

指令类别	所需RISC-V指令数量
指令类别	软件方式	硬件方式
Move	1/2/4	1/2
Add	1/2/3/8/9/16	1/2/3
Subtract	2/17/18	1/2
Multiply	4	1
Compare	8/16/17	1/2
Logical	4/5	1/2
Shift	8/9	1
Rotate	10	6
Load	1/2/3/n	1/2/3/n
Store	1/2/n	1/2/n
Pop/Push	n	n
Branch	1/4	1
Extend	2	2
Reverse	5/11	5/11

指令类别	所需RISC-V指令数量
指令类别	软件方式	硬件方式
Move	1/2/4	1/2
Add	1/2/3/8/9/16	1/2/3
Subtract	2/17/18	1/2
Multiply	4	1
Compare	8/16/17	1/2
Logical	4/5	1/2
Shift	8/9	1
Rotate	10	6
Load	1/2/3/n	1/2/3/n
Store	1/2/n	1/2/n
Pop/Push	n	n
Branch	1/4	1
Extend	2	2
Reverse	5/11	5/11

	静态功耗	动态功耗	总功耗
原Zero-riscy运行RISC-V程序	2.27	2.33	4.60
仅二进制翻译运行RISC-V程序	2.58	2.36	4.94
仅二进制翻译运行ARM Thumb程序	2.58	2.90	5.48
使用硬件优化运行RISC-V程序	2.58	2.39	4.97
使用硬件优化运行ARM Thumb程序	2.59	3.10	5.69

	静态功耗	动态功耗	总功耗
原Zero-riscy运行RISC-V程序	2.27	2.33	4.60
仅二进制翻译运行RISC-V程序	2.58	2.36	4.94
仅二进制翻译运行ARM Thumb程序	2.58	2.90	5.48
使用硬件优化运行RISC-V程序	2.58	2.39	4.97
使用硬件优化运行ARM Thumb程序	2.59	3.10	5.69

[1]	罗睿辞, 叶蔚, 刘学洋, 孙基男, 张世琨. 基于拥塞博弈的微服务运行时资源管理方法[J]. 电子学报, 2019, 47(7): 1497-1505.
[2]	庹宇鹏, 张永铮, 尹涛. P2P僵尸网络跨域体系结构的构建与评估[J]. 电子学报, 2018, 46(4): 791-796.
[3]	王晶, 荣金叶, 周继芹, 于航, 申娇, 张伟功. 软硬件协同设计的SEU故障注入技术研究[J]. 电子学报, 2018, 46(10): 2534-2538.
[4]	朱玉飞, 戴紫彬, 徐进辉, 李功丽. 流体系结构密码处理器存储系统的研究与设计[J]. 电子学报, 2017, 45(12): 2957-2964.
[5]	林闯. 计算机体系结构的层次设计:来自易经模型的视角[J]. 电子学报, 2017, 45(11): 2569-2574.
[6]	王寿成, 李功丽, 严迎建, 徐进辉. 面向分组密码的四维度并行处理架构研究[J]. 电子学报, 2017, 45(10): 2457-2463.
[7]	林闯. 计算机体系结构设计原理的易经模型[J]. 电子学报, 2016, 44(8): 1777-1783.
[8]	邢驰, 李伯虎. Infiniband网络架构下RTI通信机制研究[J]. 电子学报, 2016, 44(2): 327-333.
[9]	倪友聪, 叶鹏, 杜欣, 陈明, 肖如良. 一种基于规则的软件体系结构层性能演化优化方法[J]. 电子学报, 2016, 44(11): 2688-2694.
[10]	张伟功, 周继芹, 李杰, 王晶, 丁瑞, 邓哲, 王嘉佳, 杜瑞. UM-BUS总线及接入式体系结构[J]. 电子学报, 2015, 43(9): 1776-1785.
[11]	叶蔚, 罗睿辞, 刘学洋, 张世琨. BuOA：一种企业级Web应用体系结构风格[J]. 电子学报, 2013, 41(11): 2120-2126.
[12]	谢子超, 史秦青. HIP:一种基于提示值索引的间接转移预测技术[J]. 电子学报, 2012, 40(8): 1523-1531.
[13]	陈芳园, 张冬松, 王志英. 多核实时线程间干扰分析及WCET估值[J]. 电子学报, 2012, 40(7): 1372-1378.
[14]	管茂林, 何义, 杨乾明, 张春元, 伍楠. 流体系结构指令存储器优化设计研究[J]. 电子学报, 2012, 40(7): 1379-1385.
[15]	刘勇鹏;王锋;卢凯;刘勇燕. 面向异构并行计算系统的流水线式压缩检查点[J]. 电子学报, 2012, 40(2): 223-229.

基于RISC-V的嵌入式多指令集处理器设计及实现

Design and Implementation of Embedded Multiple-ISA Processor Based on RISC-V

RichHTML

PDF

可视化

摘要/Abstract

引用本文

使用本文

图/表 10

参考文献 17

相关文章 15

编辑推荐

Metrics