基于比特重排的减少机顶盒芯片DDR接口SSN的方法

doi:10.3969/j.iss.0372-2012-2014.03.024

电子学报 ›› 2014, Vol. 42 ›› Issue (3): 583-586.DOI: 10.3969/j.iss.0372-2012-2014.03.024

基于比特重排的减少机顶盒芯片DDR接口SSN的方法

梁骏¹, 叶剑兵², 王洪海², 张明¹

1. 浙江大学信息与通信工程研究所, 浙江杭州 310027;
2. 杭州国芯科技股份有限公司, 浙江杭州 310027

收稿日期:2012-12-28 修回日期:2013-07-09 出版日期:2014-03-25
- 作者简介:
- 梁骏男，1978年7月出生于浙江省临海市.现为浙江大学信息与通信工程研究所博士研究生.主要研究方向为高速电路设计、芯片可测试设计、系统芯片设计与验证等.E-mail：justin.w.liang@gmail.com
- 基金资助:
- 国家自然科学基金 (No.61072081，No.61271338）; 国家科技重大专项 (No.2009ZX01033-001-007）

A Bit-Rearrangement Based Method to Reduce SSN of DDR Interface in STB Chip Design

LIANG Jun¹, YE Jian-bing², WANG Hong-hai², ZHANG Ming¹

1. Institute of Information and Communication Engineering, Zhejiang University, Hangzhou, Zhejiang 310027, China;
2. Hangzhou Nationalchip S&T Co., Ltd, Hangzhou, Zhejiang 310027, China

Received:2012-12-28 Revised:2013-07-09 Online:2014-03-25 Published:2014-03-25
- Supported by:
- National Natural Science Foundation of China (No.61072081, No.61271338); National Science and Technology Major Project of the Ministry of Science and Technology (No.2009ZX01033-001-007)

摘要/Abstract

摘要： 封装电感引起的SSN（Simultaneous Switching Noise，同步开关噪音）效应阻碍低成本QFP（Quad Flat Package，四方型扁平式封装）封装的机顶盒芯片的DDR SDRAM（Double Data Rate Static Random Access Memory，双速率静态随机访问存储器，DDR）接口的传输频率.本文利用视频数据的相关性，及DDR颗粒的数据比特可以任意交换的特点，提出对DDR接口数据进行数据比特重排的方法来降低SSN效应.视频解码器使用到的数据在二维空间上高度相关.在DDR接口版图设计时将高比特位的数据与低比特位的数据在空间上交错放置，可使得DDR接口的电流分布更加平衡，减少通过封装寄生电感的平均电流，最终减少SSN.本文提出的方法成功用于台积电55nm工艺高清机顶盒芯片的设计.QFP封装的样片的DDR接口传输速率达到1066Mbps.

关键词: DDR SDRAM（双速率静态随机访问存储器）, SSN（同步开关噪音）, QFP（四方型扁平式封装）, 比特重排

Abstract: The SSN (Simultaneous Switching Noise) caused by parasitic inductance of low cost QFP (Quad Flat Package) package limits the DDR (Double Date Rate) interface data transfer rate of STB (Set Top Box) chip.This paper discusses the video data interdependency and DDR bus bit interchangeability,and proposes a bit-rearrangement method to reduce SSN of DDR interface.The video data used in STB chip has strong correlation in two space dimensions.Logic bits of DDR bus are physically interlaced according to specific algorithm during layout design phase,which makes spatial distribution of DDR output drive current more balanced.The balanced distribution decreases average current running through each pair of power/ground pin and reduces SSN accordingly.This method is applied in a HDTV (High Definition TeleVision) chip on TSMC(Taiwan Semiconductor Manufacturing Company) 55nm process.The DDR data transfer rate of the test chip in QFP package attains 1066Mbps.

Key words: DDR SDRAM (Double Data Rate Static Random Access Memory), SSN (Simultaneous Switching Noise), QFP (Quad Flat Package), bit rearrangement

中图分类号:

TN47

梁骏, 叶剑兵, 王洪海, 等. 基于比特重排的减少机顶盒芯片DDR接口SSN的方法[J]. 电子学报, 2014, 42(3): 583-586.

LIANG Jun, YE Jian-bing, WANG Hong-hai, et al. A Bit-Rearrangement Based Method to Reduce SSN of DDR Interface in STB Chip Design[J]. Acta Electronica Sinica, 2014, 42(3): 583-586.

[1]	唐维伟, 钟胜, 卢金仪, 颜露新, 谭富中, 邹旭, 徐文辉. 基于FPGA的Skynet网络结构优化及高时效实现[J]. 电子学报, 2023, 51(2): 314-323.
[2]	王佳辉, 魏雯婷, 王领, 顾华玺. 光片上网络中基于NSGA-II的多目标映射方法研究[J]. 电子学报, 2022, 50(10): 2372-2380.
[3]	郭仲杰, 许睿明, 程新齐, 余宁梅, 苏昌勖, 李晨. 面向亿级CMOS图像传感器的高速全并行两步式ADC设计方法[J]. 电子学报, 2022, (): 1-9.
[4]	郭仲杰, 程新齐, 余宁梅, 许睿明, 李晨, 苏昌勖. 面向超大面阵CMOS图像传感器的列总线自加速建立方法研究[J]. 电子学报, 2022, (): 1-9.
[5]	袁海英, 曾智勇, 成君鹏. 面向灵活并行度的稀疏卷积神经网络加速器[J]. 电子学报, 2022, 50(8): 1811-1818.
[6]	田春生, 陈雷, 王源, 王硕, 周婧, 张瑶伟, 庞永江, 周冲, 马筱婧, 杜忠, 薛钰. 面向FPGA的布局与布线技术研究综述[J]. 电子学报, 2022, 50(5): 1243-1254.
[7]	刘杰, 葛一凡, 田明, 马力强. 基于ZYNQ的可重构卷积神经网络加速器[J]. 电子学报, 2021, 49(4): 729-735.
[8]	詹文法, 邵志伟. 一种集成电路测试流程分级动态调整方法[J]. 电子学报, 2020, 48(8): 1623-1630.
[9]	杨轩, 叶文强, 崔小乐. 基于RRAM延时单元的PUF设计[J]. 电子学报, 2020, 48(8): 1565-1571.
[10]	白创, 唐立军. 一种可靠的芯片指纹PUF电路[J]. 电子学报, 2019, 47(10): 2116-2125.
[11]	蹇强, 张培勇, 王雪洁. 一种可配置的CNN协加速器的FPGA实现方法[J]. 电子学报, 2019, 47(7): 1525-1531.
[12]	李鑫, 孙晋, 肖甫. 基于弹性网稀疏表示的芯片参数成品率估算方法[J]. 电子学报, 2017, 45(12): 2917-2924.
[13]	李鑫, 唐洁, 肖甫. 基于Copula理论的芯片多元参数成品率估算方法[J]. 电子学报, 2017, 45(9): 2098-2105.
[14]	吴珊, 周学功, 王伶俐. 基于SRAM型FPGA单粒子效应的故障传播模型[J]. 电子学报, 2017, 45(8): 1976-1984.
[15]	李鑫, 孙晋, 肖甫, 田江山. 基于工艺参数扰动的IC参数成品率多目标优化算法[J]. 电子学报, 2016, 44(12): 2960-2966.

基于比特重排的减少机顶盒芯片DDR接口SSN的方法

A Bit-Rearrangement Based Method to Reduce SSN of DDR Interface in STB Chip Design

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics