电子学报 ›› 2013, Vol. 41 ›› Issue (4): 685-689.DOI: 10.3969/j.issn.0372-2112.2013.04.010

• 学术论文 • 上一篇    下一篇

低功耗异步LDPC解码器运算通路设计

姜小波, 叶德盛, 吴文涛, 徐向民   

  1. 华南理工大学电子与信息学院,广东广州 510641
  • 收稿日期:2012-03-23 修回日期:2012-12-12 出版日期:2013-04-25
    • 作者简介:
    • 姜小波 男,1972年11月生于浙江.2004年从中科院微电子所获得博士学位.目前在华南理工大学电子信息学院任副教授.主要研究差错控制编码设计、低功耗集成电路设计、通信基带芯片设计. E-mail:xbjiang@gmail.com 叶德盛 男,1988年1月生于广东广州.2010年毕业于中山大学理工学院微电子学专业.2010年进入华南理工大学电子与信息学院,就读研究生.主要从事异步LDPC解码器的设计等方向的研究. E-mail:ydsbanban@163.com吴文涛 男,1988年4月生于广东.2011年毕业于山东大学物理学专业.2011年进入华南理工大学电子与信息学院,就读研究生.主要从事低功耗LDPC解码器的设计等方向的研究. E-mail:eindleon@gmail.com
    • 基金资助:
    • 国家自然科学基金 (No.60976031); 广东省科技厅 (No.2009B080701060,No.2010A080402015,No.2011A010801005); 中央高校基本科研业务 (No.2009ZM0310)

Low Power Design of Asynchronous Datapath for LDPC Decoder

JIANG Xiao-bo, YE De-sheng, WU Wen-tao, XU Xiang-min   

  1. School of Electronic and Information Engineering, South China University of Technology, Guangzhou, Guangdong, 510641, China
  • Received:2012-03-23 Revised:2012-12-12 Online:2013-04-25 Published:2013-04-25
    • Supported by:
    • National Natural Science Foundation of China (No.60976031); Science and Technology Department of Guangdong Province (No.2009B080701060, No.2010A080402015, No.2011A010801005); Fundamental Research of the Central Universities (No.2009ZM0310)

摘要: 本文设计了异步LDPC解码器运算通路,利用异步电路减少信号到达时间不一致引起的毛刺和时钟引起的功耗.利用输入数据的统计特性设计了运算通路中的主要运算单元,减少了冗余运算.本文还实现了同步运算通路和基于门控时钟的运算通路作为比较.三种设计采用相近的架构,在0.18μm CMOS工艺下实现相同的功能.仿真结果表明,提出的异步设计功耗最小,相比于同步设计和基于门控时钟设计,分别节省了42.0%和32.6%的功耗.虽然性能稍逊于同步设计,但优于门控时钟设计.其中,同步设计的延时是1.09ns,基于门控时钟的设计延时是1.61ns,而异步设计则是1.20ns.

关键词: LDPC码, 异步设计, 低功耗, 比较器, 加法器

Abstract: Asynchronous datapath of LDPC decoder is proposed in this paper.Glitches and redundant computations are decreased by asynchronous design.Clock tree is replaced by handshake control units.Taking advantages of input data statistical characteristic,key arithmetic elements in the datapath are proposed.Two types of datapaths including synchronous design and clock-gating design are also implemented as contrasts.Three designs exploit similar architecture and realize the same function by 0.18μm CMOS process.Simulation result shows that the proposed asynchronous design features the lowest power.Compared with the synchronous and clock-gating designs,it saves 42.0% and 32.6% power respectively.Its performance is a little bit worse than the synchronous design,but is better than the clock-gating design.The delay of the synchronous design is 1.09ns,the clock-gating design is 1.61ns,and the proposed design is 1.20ns.

Key words: LDPC code, asynchronous design, low power, comparator, adder

中图分类号: