一种3阶Mash结构的Σ-Δ音频数模转换器

doi:10.3969/j.issn.0372-2112.2018.05.033

电子学报 ›› 2018, Vol. 46 ›› Issue (5): 1240-1245.DOI: 10.3969/j.issn.0372-2112.2018.05.033

一种3阶Mash结构的Σ-Δ音频数模转换器

来新泉, 陈勇, 叶强, 龙燕

西安电子科技大学电路CAD研究所, 陕西西安 710071

收稿日期:2017-06-26 修回日期:2018-02-05 出版日期:2018-05-25
- 通讯作者:
- 陈勇
- 作者简介:
- 来新泉 男,1963年生于陕西蒲城.现为西安电子科技大学电路CAD所教授、博士生导师.主要研究方向电子系统集成与数模混合专用集成电路设计.Email:xqlai@mail.xidian.edu.com.cn
- 基金资助:
- 国家自然科学基金 (No.61771363）

A Σ-Δ Audio DAC Converter Based on 3-Order Mash Structure

LAI Xin-quan, CHEN Yong, YE Qiang, LONG Yan

Institute of Electronic CAD, Xidian University, Xi'an, Shaanxi 710071, China

Received:2017-06-26 Revised:2018-02-05 Online:2018-05-25 Published:2018-05-25
- Supported by:
- National Natural Science Foundation of China (No.61771363)

摘要/Abstract

摘要： 针对传统的Mash结构由于各级失配导致信噪比低的问题，本文采用一阶相位累加器来实现传统的sigma-delta（Σ-Δ）架构，并将其采用硬件描述语言来实现，这样整个系统均在数字域实现，从根本上解决了各级间的失配问题.在插值滤波器的设计上，使用优化了的半带滤波器结构和级联积分梳状滤波器，节省了硬件资源.电路采用的是Magnachip 180nm 1P4M标准CMOS工艺，芯片面积只有0.2025mm²（0.45×0.45），实测芯片得到的信噪失真比（SNDR）达到90dB.

关键词: 音频数模转换器, Mash Σ-Δ调制器, 插值滤波器

Abstract: To solve the problem that the traditional Mash structure has low signal-to-noise ratio because of mismatch at each levels,in this paper,the traditional sigma-delta (Σ-Δ) structure is realized by using the phase accumulator,which is easy to realize the hardware description language of the whole system,thus fundamentally solving the mismatch between the different stages.In the design of the interpolation filter,the use of optimized half-band filter structure and cascaded integral comb filter,saving hardware resources.The circuit uses the Magnachip 180nm 1P4M standard CMOS process,the chip area is only 0.2025mm² (0.45×0.45),the measured chip signal to Noise and Distortion Ratio(SNDR) to 90dB.

Key words: audio DAC, mash sigma-delta, interpolator filter

中图分类号:

TN492

来新泉, 陈勇, 叶强, 等. 一种3阶Mash结构的Σ-Δ音频数模转换器[J]. 电子学报, 2018, 46(5): 1240-1245.

LAI Xin-quan, CHEN Yong, YE Qiang, et al. A Σ-Δ Audio DAC Converter Based on 3-Order Mash Structure[J]. Acta Electronica Sinica, 2018, 46(5): 1240-1245.

参考文献

[1] Schreier R.Temes G C.Understanding Delta-Sigma Converter[M].Hoboken,IEEE Press/Willy,2005.
[2] 冯晖,林争辉.自适应Sigma-Delta A/D转换器的设计[J].电子学报,2004,32(1):132-134. FENG Hui,LIN Zheng hui.The design of adaptive sigma 2 delta A/D converter[J].Acta Electronica Sinica,2004,32(1):132-134.(in Chinese)
[3] Uchimura,Kuniharu,Hayashi,Toshio,Kimura,Tadakatsu,et al.Oversampling A-to-D and D-to-A converters with multistage noise shaping modulators[J].IEEE Transactions on Acoustics Speech and Signal Processing,1988,ASSP-36(12):1899-1905.
[4] Xu T,Condon M.Comparative study of the MASH digital delta-sigma modulators[J].Research in Microelectronics & Electronics.prime.ph.d,2009,196-199.
[5] Cauwenberghs G,Temes G C.Adaptive digital correction of analog errors in MASH ADCs.I.Off-line and blind on-line calibration[J].IEEE Transactions on Circuits & Systems Ⅱ Analog & Digital Signal Processing,2000,47(7):621-628.
[6] Samadi P,Ahmadi M.Performance analysis of genetic algorithm for the design of linear phase digital filter banks with CSD coefficients[A].International Conference on Natural Computation[C].IEEE,2007.150-154.
[7] Chu S,Burrus C.Multirate filter designs using comb filters[J].IEEE Transactions on Circuits & Systems,2009,31(11):913-924.
[8] Hogenauer E.An economical class of digital filters for decimation and interpolation[J].IEEE Transactions on Acoustics Speech & Signal Processing,1981,29(2):155-162.
[9] Liu Y,Gao J,Yang X.24-bit Low-power low-cost digital audio sigma-delta DAC[J].Tsinghua Science and Technology,2011,16(1):74-82.
[10] George S S,Song Y,Ignjatovic Z.A 94-dB SFDR multi-bit audio-band delta-sigma converter with DAC nonlinearity suppression[A].IEEE International Symposium on Circuits and Systems[C].IEEE,2015.2041-2044.
[11] Lee K,Meng Q,Sugimoto T,et al.A 0.8 V,2.6 mW,88 dB dual-channel audio delta-sigma D/A converter with headphone driver[J].IEEE Journal of Solid-State Circuits,2009,44(3):916-927.
[12] Colonna V,Annovazzi M,Boarin G,et al.A 0.22-mm 2,7.25-mW per-channel audio stereo-DAC with 97-dB DR and 39-dB SNR out[J].Solid-State Circuits,IEEE Journal of,2005,40(7):1491-1498.

[1]	刘志伟, 刘雷波, 黄海, 张琦, 于斌, 赵石磊, 崔健博. 面向多曲线的通用高性能ECC处理器设计[J]. 电子学报, 2023, (): 1-10.
[2]	张柳, 崔晓平, 董文雯. 高性能并行全冗余十进制乘法器的设计[J]. 电子学报, 2018, 46(6): 1519-1523.
[3]	何安平, 刘晓庆, 陈虹. 基于约束数据捆绑两相握手协议的8位异步Booth乘法器设计[J]. 电子学报, 2018, 46(4): 961-968.
[4]	冯晓, 戴紫彬, 蔡路亭, 李伟. 基于Amdahl定律扩展的多核处理器性能模型研究[J]. 电子学报, 2017, 45(6): 1424-1430.
[5]	冯晓, 李伟, 戴紫彬, 马超, 李功丽. 面向分组密码的可重构异构多核并行处理架构[J]. 电子学报, 2017, 45(6): 1311-1320.
[6]	李冰, 王超凡, 顾巍, 董乾. Gzip压缩的硬件加速电路设计[J]. 电子学报, 2017, 45(3): 540-545.
[7]	刘伟强, 崔益军, 王成华. 一种低成本物理不可克隆函数结构的设计实现及其RFID应用[J]. 电子学报, 2016, 44(7): 1772-1776.
[8]	徐成, 秦云川, 李肯立, 戚芳芳. 免缩放因子双步旋转CORDIC算法[J]. 电子学报, 2014, 42(7): 1441-1445.
[9]	方远, 刘强, 赵泽, 崔莉. 物联网即加即用及其智能配置技术研究[J]. 电子学报, 2013, 41(9): 1744-1752.
[10]	庞宇, 贺志龙, 王绍全, 王骏超, 高翔, 吴玮. 分析IIR滤波器值域与精度的高效算法[J]. 电子学报, 2012, 40(9): 1752-1758.
[11]	刘文松;朱恩;王健;徐龙涛;林叶. JPEG2000算术编码器的算法优化和VLSI设计[J]. 电子学报, 2011, 39(11): 2486-2491.
[12]	隋晓红;高勇;赵阶喜;杨媛;任秋实. 用于视觉假体的新型高动态范围图像传感器像素单元电路设计[J]. 电子学报, 2011, 39(8): 1800-1804.
[13]	陈星;王丽云;王元;吴方;王健;陈利光;来金梅. 高性能可编程互连资源设计研究[J]. 电子学报, 2011, 39(5): 1165-1168.
[14]	叶波;李天望;张立军;罗敏. PDH到622Mb/sSDH/SONET映射芯片实现[J]. 电子学报, 2010, 38(8): 1945-1951.
[15]	王义;陆世龙;崔莉. 低功耗低误码率的传感器网络节点芯片数字基带设计[J]. 电子学报, 2010, 38(2A): 123-127.

一种3阶Mash结构的Σ-Δ音频数模转换器

A Σ-Δ Audio DAC Converter Based on 3-Order Mash Structure

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics