高k介质阶梯变宽度SOI LDMOS

doi:10.3969/j.issn.0372-2112.2018.07.035

电子学报 ›› 2018, Vol. 46 ›› Issue (7): 1781-1786.DOI: 10.3969/j.issn.0372-2112.2018.07.035

高k介质阶梯变宽度SOI LDMOS

姚佳飞^1,2, 郭宇锋^1,2, 李曼^1,2, 王子轩^1,2, 胡善文^1,2, 夏天³

1. 南京邮电大学, 江苏南京 210003;
2. 射频集成与微组装技术国家地方联合工程实验室, 江苏南京 210003;
3. 佛蒙特大学, 美国佛蒙特州 05405

收稿日期:2017-04-18 修回日期:2017-12-22 出版日期:2018-07-25
- 作者简介:
- 姚佳飞,男,2010年毕业于南京邮电大学微电子学专业,获理学学士学位,2015年作为国家公派联合培养博士研究生至美国佛蒙特大学学习一年,2016年毕业于南京邮电大学微电子学与固体电子学专业,获博士学位.目前于南京邮电大学工作,主要研究方向为新型横向功率器件的设计,建模和测试.发表核心以上期刊及国际会议文章10余篇.E-mail:jiffcarfield@163.com;郭宇锋,男,2005年6月毕业于电子科技大学,获微电子学博士学位.现任南京邮电大学教授、博士生导师,电子与光学工程学院院长.近年来主持完成了包括国家自然科学基金、省自然科学基金和国际合作项目在内的20余项科研项目,在IEEE EDL,SSE,MJ,JJAP,CPB,CPL、半导体学报、通信学报、电子与信息学报等国际国内核心期刊和国际国内重要学术会议上发表论文120余篇,其中80余篇被SCI或EI收录.此外还申请或授权中国发明专利30余项.主要研究方向包括新型微电子器件技术、集成电路设计技术、无线能量和信息协同传输技术等.
- 基金资助:
- 国家自然科学基金 (No.61574081，No.61704084）; 江苏省高校自然科学面上项目 (No.17KJB510042）; 射频集成与微组装技术国家地方联合工程实验室开放课题 (No.KFJJ20170302）

Novel SOI LDMOS with Step Width Drift Region Using High-k Dielectric

YAO Jia-fei^1,2, GUO Yu-feng^1,2, LI Man^1,2, WANG Zi-xuan^1,2, HU Shan-wen^1,2, XIA Tian³

1. Nanjing University of Posts and Telecommunications, Nanjing, Jiangsu 210003, China;
2. National and Local Joint Engineering Laboratory of RF Integration and Micro-Assembly Technology, Nanjing, Jiangsu 210003, China;
3. University of Vermont, Burlington, Vermont 05405, USA

Received:2017-04-18 Revised:2017-12-22 Online:2018-07-25 Published:2018-07-25

摘要/Abstract

摘要： 本文提出了一种具有高k介质阶梯变宽度结构的新型的SOI LDMOS器件，该器件通过在漂移区内引入介质区域使得漂移区的宽度呈阶梯变化.借助三维器件仿真软件DAVINCI对其势场分布及耐压特性进行了深入分析.首先，阶梯变宽度结构能够在漂移区内引入新的电场峰值来优化势场分布，提高击穿电压.其次，采用高k材料作为侧壁介质区域可以进一步优化漂移区内势场分布，并提高漂移区浓度来降低导通电阻.结果表明，与常规结构相比，新器件的击穿电压可提高42%，导通电阻可降低37.5%，其FOM优值是常规器件的3.2倍.

关键词: 阶梯变宽度, 高k介质, 击穿电压, 导通电阻, 绝缘体上硅

Abstract: In this paper,a novel SOI LDMOS with step width drift region using high-k dielectric is proposed and investigated by a 3D simulator named DAVINCI.The drift region of new device is divided into several regions with different width using the high-k dielectric.First,new additional electric field peaks are formed at the steps,which enhances the breakdown voltage.Second,the high-k dielectric modulates the potential and electric field distributions to further improve the breakdown voltage,and allows keeping a higher drift doping concentration to reduce the specific on-resistance.Compared with the conventional device,a 42% increase in the breakdown voltage and a 37.5% decrease in the specific on-resistance are obtained in the new SOI LDMOS.The FOM of new device is 3.2 times of the conventional device.

Key words: step width, high-k dielectric, breakdown voltage, on-resistance, SOI

中图分类号:

TN31

姚佳飞, 郭宇锋, 李曼, 王子轩, 胡善文, 夏天. 高k介质阶梯变宽度SOI LDMOS[J]. 电子学报, 2018, 46(7): 1781-1786.

YAO Jia-fei, GUO Yu-feng, LI Man, WANG Zi-xuan, HU Shan-wen, XIA Tian. Novel SOI LDMOS with Step Width Drift Region Using High-k Dielectric[J]. Acta Electronica Sinica, 2018, 46(7): 1781-1786.

参考文献

[1] Hu Y,Wang H,Du C X,et al.A high-voltage (>600V) N-Island LDMOS with step-doped drift region in partial SOI technology[J],IEEE Transactions on Electron Devices,2016,63:1969-1976.
[2] Cao Z,Duan B X,Yuan X N,et al.Super junction LDMOS with step field oxide layer[J].Micro & Nano Letters,2016,11:666-669
[3] Raskin J P.SOI technology pushes the limits of CMOS for RF applications[A].IEEE 16th Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SiRF)[C],2016.17-20.
[4] Hao Y,Sim P C,Toner B,et al.A 0.18μm SOI BCD technology for automotive application[A].IEEE 27th International Symposium on Power Semiconductor Devices & IC's (ISPSD)[C].2015.177-180.
[5] Emmerik-Weijland I M,van Dalen R,van der Wal A B,et al.Development of high-side capable thyristors in thin SOI technology[A].IEEE 25th International Symposium on Power Semiconductor Devices & IC's (ISPSD)[C].2013.353-356.
[6] Wu W,Zhang B,Luo X R,Li Z J.Low specific on-resistance power MOSFET with a surface improved super-junction layer[J].Superlattices and Microstructures,2014,72:1-10.
[7] Luo Y C,Luo X R,et al.A low specific on-resistance SOI LDMOS with a novel junction field plate[J].Chinese physics B,2014,23:077306-5.
[8] Guo Y F,Li Z J,Zhang B.A new analytical model for optimizing SOI LDMOS with step doped drift region[J].Microelectronics Journal,2006,37:861-866.
[9] Luo X,Zhang B,et al.SOI high-voltage device with step thickness sustained voltage layer[J].Electronics Letters,2008,44:55-56.
[10] Duan B X,Zhang B,Li Z J.Breakdown voltage analysis for a double step buried oxide SOI structure[J].Chinese Journal of Semiconductors,2005,26:1396-1400.
[11] Yao J F,Guo Y F,et al.Novel silicon-on-insulator lateral power device with partial oxide pillars in the drift region[J].Japanese Journal of Applied Physics,2013,52:014302-4.

高k介质阶梯变宽度SOI LDMOS

Novel SOI LDMOS with Step Width Drift Region Using High-k Dielectric

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 8

编辑推荐

Metrics

[1]	彭超, 雷志锋, 张战刚, 何玉娟, 黄云, 恩云飞. 基于TCAD的绝缘体上硅器件总剂量效应仿真技术研究[J]. 电子学报, 2019, 47(8): 1755-1761.
[2]	席善学, 陆妩, 郑齐文, 崔江维, 魏莹, 姚帅, 赵京昊, 郭旗. 体效应对超深亚微米SOI器件总剂量效应的影响[J]. 电子学报, 2019, 47(5): 1065-1069.
[3]	代红丽, 赵红东, 王洛欣, 石艳梅, 李明吉. 具有L型栅极场板的双槽双栅绝缘体上硅器件新结构[J]. 电子学报, 2018, 46(5): 1146-1152.
[4]	魏子辉, 黄水龙, 单强. 采用环型运放的12-bit 40-MS/s采样保持电路设计实现[J]. 电子学报, 2017, 45(12): 2890-2895.
[5]	凌一鸣. 低气压介质阻挡放电击穿特性的研究[J]. 电子学报, 2006, 34(11): 1966-1969.
[6]	柯导明;陈军宁. 高压LDMOS导通电阻的高温特性分析[J]. 电子学报, 2002, 30(8): 1111-1113.
[7]	何进;张兴;黄如;林晓云;何泽宏. 改进击穿电压和导通电阻折中性能的线性变化掺杂漂移区RESURFLDMOS晶体管[J]. 电子学报, 2002, 30(2): 298-300.
[8]	何进;张兴;黄如;王阳元. 平行平面穿通结击穿电压的计算及比较[J]. 电子学报, 2001, 29(5): 689-691.