采用预测校正的动态可重构指令Cache

doi:10.3969/j.issn.0372-2112.2014.05.023

电子学报

采用预测校正的动态可重构指令Cache

曹向荣, 张晓林

北京航空航天大学电子信息工程学院,北京 100191

收稿日期:2013-03-28 修回日期:2013-08-21 出版日期:2014-05-25
- 作者简介:
- 曹向荣(通信作者) 男,1980年3月生于江苏启东.现为北京航空航天大学通信与信息系统博士研究生.主要从事导航一体化SoC芯片研究. E-mail：jackycxr@163.com张晓林男,1951 年1 月生于北京市.北京航空航天大学教授、博士生导师,国家卫星导航应用工程研究中心副主任、教育部国家集成电路人才培养基地负责人.主要研究方向为集成电路设计、飞行器遥测遥控与卫星导航系统. E-mail:zxl@buaa.edu.cn
- 基金资助:
- 国防科工局航天民用专项; 北京市重点学科基金 (No.XK100070525)

Dynamic Configurable Instruction Cache with Prediction Correction

CAO Xiang-rong, ZHANG Xiao-lin

School of Electronic and Information Engineering , Beihang University , Beijing 100191, China

Received:2013-03-28 Revised:2013-08-21 Online:2014-05-25 Published:2014-05-25
- Supported by:
- China's Civilian Satellite Special Project of State Administration of Science, Technology and Industry for National Defense; Fund for Key Discipline of Beijing Municipality (No.XK100070525)

摘要/Abstract

摘要： 本文提出一种兼顾性能与功耗的cache最优参数检索算法.通过运行时反馈的cache评价指数,预测校正cache参数检索空间与检索顺序，在保证检索效率的同时，提高结果的准确率.该算法可以减少穷举法近80%的迭代次数；同时以损失部分效率为代价，提高降维检索法13.4%的全参数准确率以及40%的容量参数准确率.

关键词: 高速缓冲存诸器, 动态重构, 预测校正, 低功耗

Abstract: A cache optimal parameters search method which balances the performance and power dissipation is proposed.According to the cache evaluation index,prediction correction for parameter search space and search order is made to improve the result accuracy.It can reduce about 80% iterations of exhaustive method.At a modest loss of performance,it improves 13.4% of all parameters accuracy and 40% of capacity parameter accuracy of dimensionality reduction search method.

Key words: cache, dynamic configurable, prediction correction, low power dissipation

中图分类号:

TP333

曹向荣, 张晓林. 采用预测校正的动态可重构指令Cache[J]. 电子学报, DOI: 10.3969/j.issn.0372-2112.2014.05.023.

CAO Xiang-rong, ZHANG Xiao-lin . Dynamic Configurable Instruction Cache with Prediction Correction[J]. Acta Electronica Sinica, DOI: 10.3969/j.issn.0372-2112.2014.05.023.

参考文献

[1] J L Hennessy,DA Patterson.Computer Architecture:A Quantitative Approach[M].4 th ed.Beijing:Publishing House of Electronics Industry,2007.198-214.
[2] David H.Albonesi.Selective cache way:on-demand cache resource allocation[A].Proceedings of the 32nd Annual ACM/IEEE International Symposium on Microarchitecture [C].Haifa:IEEE Computer Society,1999.248-259.
[3] 张宇弘,王界兵,等.标志预访问和组选择历史相结合的低功耗指令cache[J].电子学报,2004,32(8):1286-1289. Zhang Yu-hong,Wang Jie-bing,et al.Pre-visiting tag and keeping way history to reduce power in instruction cache[J].Acta Electronica Sinica,2004,32(8):1286-1289.(in Chinese)
[4] Alexander V.Veidenbaum,Weiyu Tang,et al.Adaptingcache line size to application behavior[A].Proceedings of the 13th international conference on Supercomputing[C].Rhodes:ACM,1999.145-154.
[5] 贾宝锋,高德远,等.低功耗动态可配置Cache设计[J].计算机测量与控制,2008,16(7):1017-1020. Jia Baofeng,Gao Deyuan,et al.Design of low power dynamically configurable cache[J].Computer Measurement & Control,2008,16(7):1017-1020.(in Chinese)
[6] 张毅，汪东升.一种嵌入式处理器的动态可重构cache设计[J].计算机工程与应用，2004,40(8):94-97. [LL]Zhang Yi,Wang Dongsheng.A dynamic configurable cache design ofembedded processor[J].Computer Engineering and Applications,2004,40(8):94-97.(in Chinese)
[7] Chuanjun Zhang,Vahid,F,et al.A self-tuning cache architecture for embedded systems[J].ACM Transactions on Embedded Computing Systems,2004,3(2):407-425.
[8] Austin T,Larson E,et al.Simplescalar:an infrastructure system modeling[J].IEEE Computer,2002,35(2):59-67.
[9] 周宏伟,张民选.指令cache体系结构级功耗控制策略研究[J],电子学报,2008,36(11):2107-2112. Zhou Hong-wei,Zhang Min-xuan.The research on power controlling policies for instruction cache with architecture leveI methods[J].Acta Electronica Sinica,2008,36(11):2107-2112.(in Chinese)
[10] HP Labs.CACTI:an integrated cache and memory access time,cycle time,area,leakage,and dynamic power model[DB/OL].http://www.hpl.hp.com/research/cacti/,2009.
[11] Yi-Ying Tsai,Chungho Chen.Energy-efficient trace Reuse cache for embedded processors[J].IEEE Transactions on Very Large Scale Integration (VLSI) System,2011,19(9):1681-1694.
[12] Jiri Gaisler.A portable and fault-tolerant microprocessor based on the SPARC V8 architecture [A].Proceedings of the 2002 International Conference on Dependable Systems and Networks[C].Washington,DC:IEEE Computer Society,2002:409-415.

[1]	王强, 李森, 王天施, 刘晓琴. 辅助电路损耗低的并联谐振直流环节逆变器[J]. 电子学报, 2022, 50(11): 2813-2816.
[2]	蒋万春, 廖凯琴. 节能以太网的节能策略综述[J]. 电子学报, 2021, 49(9): 1830-1839.
[3]	董道广, 芮国胜, 田文飚, 张洋, 张海波. 基于稀疏贝叶斯学习的时域流信号鲁棒动态压缩感知算法[J]. 电子学报, 2020, 48(5): 990-996.
[4]	唐晓庆, 谢桂辉, 佘亚军, 俞杨. 基于MCU的无源Wi-Fi散射通信方法[J]. 电子学报, 2019, 47(10): 2069-2075.
[5]	孙海洋, 陈珍, 杨冠男, 高波. 基于采样精度切换的毫米波无线通信空闲侦听机制研究[J]. 电子学报, 2018, 46(9): 2115-2122.
[6]	杜世民, 夏银水, 杨润萍, 钱利波. 固定边框的多电压布图规划算法[J]. 电子学报, 2017, 45(8): 1873-1881.
[7]	陈田, 易鑫, 王伟, 刘军, 梁华国, 任福继. 一种低功耗双重测试数据压缩方案[J]. 电子学报, 2017, 45(6): 1382-1388.
[8]	雷才洪. 单片CDCTA-C低功耗电控调谐双模式三阶正交振荡器的设计[J]. 电子学报, 2017, 45(3): 599-604.
[9]	杨骁, 娄付军, 徐锦里, 李靖坤, 邱伟彬. 峰值电流模DC-DC转换器中多功能误差放大器电路设计[J]. 电子学报, 2017, 45(2): 508-512.
[10]	仇径, 罗嘉蕙, 项晓燕, 陈志坚. 基于热点行搜索的低功耗数据高速缓存[J]. 电子学报, 2016, 44(1): 110-114.
[11]	汪正锋, 宁宁, 吴霜毅, 杜翎, 蒋旻, 闫小艳, 王伟. 一种基于电压窗口技术的超低功耗SAR ADC[J]. 电子学报, 2016, 44(1): 211-215.
[12]	张伟功, 周继芹, 李杰, 王晶, 丁瑞, 邓哲, 王嘉佳, 杜瑞. UM-BUS总线及接入式体系结构[J]. 电子学报, 2015, 43(9): 1776-1785.
[13]	姜小波, 叶德盛, 吴文涛, 徐向民. 低功耗异步LDPC解码器运算通路设计[J]. 电子学报, 2013, 41(4): 685-689.
[14]	唐枋, 唐建国. 用于CMOS图像传感器的12位低功耗单斜坡模数转换器设计[J]. 电子学报, 2013, 41(2): 352-356.
[15]	姜小波, 叶德盛. 一种新型低功耗异步比较器的设计方法[J]. 电子学报, 2012, 40(8): 1650-1654.

采用预测校正的动态可重构指令Cache

Dynamic Configurable Instruction Cache with Prediction Correction

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics