学会官网  |  加入学会  |  登录学会  |  English 

电子学报 ›› 2017, Vol. 45 ›› Issue (12): 3076-3080.DOI: 10.3969/j.issn.0372-2112.2017.12.034

• 科研通信 • 上一篇    下一篇

基于可编程硬件的NFV数据包加速处理结构

兰天翼, 郭云飞, 兰巨龙, 段通   

  1. 国家数字交换系统工程技术研究中心, 河南郑州 450002
  • 收稿日期:2016-09-12 修回日期:2017-02-06 出版日期:2017-12-25
    • 作者简介:
    • 兰天翼,男,1993年1月生于甘肃兰州.现为国家数字交换系统工程技术研究中心硕士研究生.主要研究方向为新型网络体系结构.E-mail:tianyilan@foxmail.com;郭云飞,男,1963年10月生于河南郑州.现为国家数字交换系统工程技术研究中心副主任、教授、博士生导师.主要研究方向为宽带信息网络.E-mail:gyf@ndsc.com.cn;兰巨龙,男,1962年生于河北张北.现为国家数字交换系统工程技术研究中心总工程师、教授、博士生导师,主要研究方向为新一代信息网络关键理论与技术.E-mail:ndscljl@163.com;段通,男,1992年生于河南驻马店.现为国家数字交换系统工程技术研究中心博士研究生.主要研究方向为可编程数据平面.E-mail:duantong21@126.com
    • 基金资助:
    • 国家"973"计划资助项目 (No.2012CB315901，No.2013CB329104）; 国家自然科学基金资助项目 (No.61309019，61372121）; 国家"863"计划资助项目 (No.2015AA016102）

Enabling Fast Packet Processing for NFV via Programmable Hardware Acceleration

LAN Tian-yi, GUO Yun-fei, LAN Ju-long, DUAN Tong   

  1. National Digital Switching System Engineering & Technology Research Center, Zhengzhou, Henan 450002, China
  • Received:2016-09-12 Revised:2017-02-06 Online:2017-12-25 Published:2017-12-25
    • Supported by:
    • Program supported by National Program on Key Basic Research Project of China  (973 Program) (No.2012CB315901, No.2013CB329104); National Natural Science Foundation of China (No.61309019, 61372121); National High-tech R&D Program of China  (863 Program) (No.2015AA016102)

PDF

摘要： 针对网络功能虚拟化（Network Function Virtualization，NFV）在通用服务器中部署的处理性能受限问题，该文提出了一种基于硬件加速的虚拟网络功能（Virtual Network Function，VNF）处理结构：FARD（Function Adaptive and Resource Dividable hardware structure）.通过可编程的包头解析器和动作处理器，FARD可实现任意L2/3/4层功能实例的硬件加速处理；通过动态可分割的匹配表结构，FARD支持不同功能实例间的资源动态分配和隔离.基于NetFPGA-10G的实验结果表明，对比基于纯软件实现的VNF，FARD加速结构提升了近60倍的包处理吞吐率.

关键词: 网络功能虚拟化, 可编程硬件, 通用加速结构, 可分割匹配表, 资源分割优化

Abstract: To improve the forwarding performance of NFV (Network Function Virtualization) in general server,this paper comes up with a hardware based VNF (Virtual Network Function) packet processing acceleration structure which is called FARD (Function Adaptive and Resource Dividable hardware structure).FARD can implement the hardware acceleration of any function instance on the L2/3/4 layer with programmable parser and action processor.And FARD also supports the dynamic resource allocation and function isolation between different instances with dynamic division on match table.The results based on the NetFPGA-10G platform show that the FARD acceleration structure increases by nearly 60 times in packets processing throughput compared with VNF which is only implemented by software.

Key words: network function virtualization, programmable hardware, common acceleration structure, dividable match table, resource division optimizing

中图分类号: 

京ICP备12041980号-1　版权所有 ©《电子学报》编辑部