基于参数化模型的FPGA时钟网络设计和优化
余乐, 陈岩, 李洋洋, 吴超, 王瑶, 苏童, 谢元禄
Design and Optimization of FPGA Clock Network Based on Parameterized Model
YU Le, CHEN Yan, LI Yang-yang, WU Chao, WANG Yao, SU Tong, XIE Yuan-lu
电子学报
.
2017, (7): 1686
-1694
.
DOI: 10.3969/j.issn.0372-2112.2017.07.019
