×
模态框(Modal)标题
在这里添加一些文本
关闭
关闭
提交更改
取消
确定并提交
×
模态框(Modal)标题
×
学会官网
|
加入学会
|
登录学会
|
English
Toggle navigation
首页
期刊介绍
期刊简介
出版道德规范
联系我们
期刊订阅
编委会
现任编委会
往届编委会
在线期刊
过刊浏览
下载排行
网络首发
最新录用
引用排行
最新征稿
数据
学术活动
推荐学术会议
青年科学家沙龙
投稿指引
投稿指南
相关下载
一种分析高速时钟网络信号完整性的有效方法
魏敬和;陈军宁;柯导明;吴建辉;陆生礼
An Efficient Method to Analyze Signal Integrity in High-Speed Clock Circuit WEI Jing-he
1
,CHEN Jun-ning
1
,KE Dao-ming
1
,WU Jian-hui
2
,LU Sheng-li
2
电子学报 . 2004, (
2
): 335 -337 .