SSN研究及其在VLSI设计流程中的应用

徐栋麟; 郭新伟; 徐志伟; 林 越; 任俊彦

您当前的位置：

首页 >

文章列表页 >

SSN研究及其在VLSI设计流程中的应用

论文 | 更新时间：2025-07-16

- SSN研究及其在VLSI设计流程中的应用
- VLSI Design Automation Procedure to Optimize SSN Performance
- 电子学报 2001年29卷第11期页码：1471-1474
- 作者机构：
  
  复旦大学专用集成电路与系统国家重点实验室,上海,200433
- 作者简介：
- 基金信息：
  
  上海应用材料研究与发展基金 (No.000211998)
- DOI：
  中图分类号： TN401
- 纸质出版：2001
- 稿件说明：
移动端阅览
徐栋麟, 郭新伟, 徐志伟, 等. SSN研究及其在VLSI设计流程中的应用[J]. 电子学报, 2001,29(11):1471-1474.

XU Dong-lin, GUO Xin-wei, XU Zhi-wei, et al. VLSI Design Automation Procedure to Optimize SSN Performance[J]. Acta Electronica Sinica, 2001, 29(11): 1471-1474.
徐栋麟, 郭新伟, 徐志伟, 等. SSN研究及其在VLSI设计流程中的应用[J]. 电子学报, 2001,29(11):1471-1474. DOI：

XU Dong-lin, GUO Xin-wei, XU Zhi-wei, et al. VLSI Design Automation Procedure to Optimize SSN Performance[J]. Acta Electronica Sinica, 2001, 29(11): 1471-1474. DOI：

摘要

本文详述了同步开关噪声(SSN)影响VLSI电路可靠性的一个主要因素:芯片-封装界面的寄生电感.根据在芯片中插入电源/地线引脚

减小芯片-封装界面的寄生电感的思想

提出一种简便有效的基于SSN性能的输出驱动器优化布局方法并将之集成到VLSI设计流程中.用0.6微米CMOS工艺进行了验证.结果表明 :该优化设计可有效降低SSN对VLSI电路可靠性的影响.

Abstract

The effects of Simultaneous Switching Noise on VLSI have been elaborated.And an automatic CAD tool to optimize SSN performance of VLSI has been developed with optimized placement of inserting ground pads.Under the conditions provided by this paper

the equations in this procedure can be used in a very high-speed environment.A set of test chips taped out by using this CAD tool proved the procedure can effectively reduce the SSN

which is more serious when feature size of VLSI is scaled down.

关键词

Keywords

references

浏览量

945

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据