基于VLIW处理器的高性能数据通道设计及其VLSI实现

杨 焱; 侯朝焕

您当前的位置：

首页 >

文章列表页 >

基于VLIW处理器的高性能数据通道设计及其VLSI实现

论文 | 更新时间：2025-07-16

- 基于VLIW处理器的高性能数据通道设计及其VLSI实现
- The VLSI Implementation of the High Performance Data Path Design in VLIW Processor
- 电子学报 2003年31卷第11期页码：1667-1670
- 作者机构：
  
  中国科学院研究生院,中国科学院声学所,北京,100080
- 作者简介：
- 基金信息：
  
  国家重点基础研究发展规划 (973)项目 (No.G1999032904)
- DOI：
  中图分类号： TP333
- 纸质出版：2003
- 稿件说明：
移动端阅览
杨焱, 侯朝焕. 基于VLIW处理器的高性能数据通道设计及其VLSI实现[J]. 电子学报, 2003,31(11):1667-1670.

YANG Yan, HOU Chao-huan. The VLSI Implementation of the High Performance Data Path Design in VLIW Processor[J]. Acta Electronica Sinica, 2003, 31(11): 1667-1670.
杨焱, 侯朝焕. 基于VLIW处理器的高性能数据通道设计及其VLSI实现[J]. 电子学报, 2003,31(11):1667-1670. DOI：

YANG Yan, HOU Chao-huan. The VLSI Implementation of the High Performance Data Path Design in VLIW Processor[J]. Acta Electronica Sinica, 2003, 31(11): 1667-1670. DOI：

摘要

本文提出一种新的基于VLIW处理器的层次化数据通道的VLSI结构

通过独特的微码结构

十分方便地得到了具有可配置特征的高速数据通道的控制模型

模型能有效地改善系统扩展所需要的灵活性

适合构建高性能的媒体处理器阵列.运用VHDL语言实现的硬件设计通过了系统仿真.100MHz时钟频率下的最大数据吞吐率可达1.28Gbit/s.

Abstract

A novel VLSI architecture of hierarchical data path

based on VLIW core

is presented.Specific microcode structure is employed to exploit high speed and reconfigurable data path model that can efficiently improve the flexibility in system extending.It is also particularly convenient for high performance media processor array implementation.The design was implemented with VHDL and passed system simulation.The maximum data throughput will reach 1.28Gbit/s at 100 MHz system clock.

关键词

Keywords

references

浏览量

1049

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于TTA的异步微处理器设计及其VLSI实现

基于TMS320C6201的并行高速实时数字脉冲压缩系统研究

一种专用可重配置的FPGA嵌入式存储器模块的设计和实现

基于流体系结构的VLIW二维压缩及并行解压