用分量匹配法实现对高速时钟电路的动态优化

魏敬和; 陈军宁; 柯导明; 时龙兴; 陆生礼; 樊 进

您当前的位置：

首页 >

文章列表页 >

用分量匹配法实现对高速时钟电路的动态优化

论文 | 更新时间：2025-07-16

- 用分量匹配法实现对高速时钟电路的动态优化
- Dynamical Optimizing High-Speed Clock Tree by Moment Matching Method
- 电子学报 2004年32卷第9期页码：1569-1571
- 作者机构：
  
  1. 安徽大学电子工程与信息科学系,安徽,合肥,230039
  2. 东南大学电子工程系,江苏,南京,210096
  3. 安徽大学电子工程与信息科学系安徽合肥,230039
  4. 东南大学电子工程系江苏南京,210096
- 作者简介：
- 基金信息：
  
  国家自然科学基金 (No.60276042);国家863计划 (No.2002ZZ1A1230);安徽省自然科学基金 (No.01042104)
- DOI：
  中图分类号： TN454
- 网络出版：2004-09-25，
  
  纸质出版：2004
- 稿件说明：
移动端阅览
魏敬和, 陈军宁, 柯导明, 等. 用分量匹配法实现对高速时钟电路的动态优化[J]. 电子学报, 2004,32(9):1569-1571.

WEI Jing-he, CHEN Jun-ning, KE Dao-ming, et al. Dynamical Optimizing High-Speed Clock Tree by Moment Matching Method[J]. Acta Electronica Sinica, 2004, 32(9): 1569-1571.
魏敬和, 陈军宁, 柯导明, 等. 用分量匹配法实现对高速时钟电路的动态优化[J]. 电子学报, 2004,32(9):1569-1571. DOI：

WEI Jing-he, CHEN Jun-ning, KE Dao-ming, et al. Dynamical Optimizing High-Speed Clock Tree by Moment Matching Method[J]. Acta Electronica Sinica, 2004, 32(9): 1569-1571. DOI：

摘要

本文讨论如何设计工作在GHz频率下的VLSI芯片时钟电路.时钟树采用平衡平面布局消除时钟偏差;利用插入缓冲器对电路性能进行动态优化.最后用一个电路模拟软件对电路进行评估.和以往的工作相比较

本文实现了在频域内对时钟电路的优化

显著地提高了仿真速度.

Abstract

We discuss the design of clock distribution circuits for VLSI chips operating at GHz frequency.Clock tree uses balanced planar tree routing to eliminate the clock skew;and dynamically optimize clock circuit by inserting buffers.Finally we evaluate the clock circuit performance by simulator.The method realizes the optimization of clock circuit in the frequent domain

and dramatically improve simulating time compared with previous work.

关键词

Keywords

references

浏览量

827

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于复合左右手理论的双模态低损耗宽带毫米波片上传输线

零折射率人工电磁媒质理论及其应用

一种基于RLC元包的有损传输线的渐近式构造模型

工艺参数随机扰动下的传输线建模与分析新方法

渐变结构仿表面等离子体太赫兹传输线研究