基于缺陷均匀分布的集成电路制造成品率与可靠性之间的关系模型

赵天绪; 段旭朝

doi:10.3969/j.issn.0372-2112.2012.08.027

您当前的位置：

首页 >

文章列表页 >

基于缺陷均匀分布的集成电路制造成品率与可靠性之间的关系模型

科研通信 | 更新时间：2025-07-08

- 基于缺陷均匀分布的集成电路制造成品率与可靠性之间的关系模型
- A Relation Model Between Integrated Circuit Yield and Reliability Based on the Defect’s Uniform Distribution
- 电子学报 2012年40卷第8期页码：1665-1669
- 作者机构：
  
  宝鸡文理学院计算与信息科学研究所,陕西,宝鸡,721013
- 作者简介：
- 基金信息：
  
  陕西省科技厅计划项目 (No.SJ08-ZT13)
- DOI：10.3969/j.issn.0372-2112.2012.08.027
  中图分类号： TN406
- 纸质出版：2012
- 稿件说明：
移动端阅览
赵天绪, 段旭朝. 基于缺陷均匀分布的集成电路制造成品率与可靠性之间的关系模型[J]. 电子学报, 2012,40(8):1665-1669.

A Relation Model Between Integrated Circuit Yield and Reliability Based on the Defect’s Uniform Distribution[J]. Acta Electronica Sinica, 2012, 40(8): 1665-1669.
赵天绪, 段旭朝. 基于缺陷均匀分布的集成电路制造成品率与可靠性之间的关系模型[J]. 电子学报, 2012,40(8):1665-1669. DOI： 10.3969/j.issn.0372-2112.2012.08.027.

A Relation Model Between Integrated Circuit Yield and Reliability Based on the Defect’s Uniform Distribution[J]. Acta Electronica Sinica, 2012, 40(8): 1665-1669. DOI： 10.3969/j.issn.0372-2112.2012.08.027.

摘要

在集成电路可制造性设计研究中

成品率与可靠性之间的关系模型备受人们关注.缺陷对成品率和可靠性的影响不仅与出现在芯片上的缺陷粒径大小有关而且与缺陷出现在芯片上的位置有关.本文主要考虑了出现在互连线上的金属丢失物缺陷对互连线的影响

分析了同一粒径的缺陷出现在互连线不同位置对互连线有效宽度的影响

给出了基于缺陷均匀分布的互连线平均有效宽度

结合已有成品率和可靠性估计模型

提出了基于缺陷位置信息的集成电路制造成品率与可靠性之间的关系模型.在工艺线稳定的情况下

利用该工艺线的制造成品率可以通过该关系式有效地估计出产品的可靠性

从而有效地缩短新产品的研发周期.

Abstract

In the study of IC design for manufacturing

models on the relationship of yield and reliability deserve much attention.The impact of defects on the yield and reliability is associated not only with the particle size of it but also with the location of it on the chip.In this paper

it is analyzed that the defects at the same size in interconnect different locations affect the effective width of interconnect wires

by discussing the impact of the loss of metal in the interconnect wire on the interconnect wire itself.The average effective width of interconnect wires is given based on the uniform distribution of defects.In addition

the model on the relationship of the IC manufacturing yield and reliability is presented based on the location of defects

by referring on the existing model of estimating yield and reliability.If the processing line is stable

the rate of the product failure can be estimated effectively by the expression and the yield of the processing line

which can shorten the development period of the new products.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于IC互连线开路故障的Y/R模型

基于制造成品率模型的集成电路早期可靠性估计

基于离散模型的IC可靠性与成品率关系

电子器件可靠性的噪声表征方法

CMOS反相器低频噪声模型及可靠性表征研究