您当前的位置:
首页 >
文章列表页 >
一种3D堆叠集成电路中间绑定测试时间优化方案
科研通信 | 更新时间:2025-07-16
    • 一种3D堆叠集成电路中间绑定测试时间优化方案

    • Optimization Scheme for Mid-bond Test Time on 3D-Stacked ICs

    • 电子学报   2015年43卷第2期 页码:393-398
    • DOI:10.3969/j.issn.0372-2112.2015.02.029    

      中图分类号: TP306.2
    • 纸质出版:2015

    移动端阅览

  • 常郝, 梁华国, 蒋翠云, 等. 一种3D堆叠集成电路中间绑定测试时间优化方案[J]. 电子学报, 2015,43(2):393-398. DOI: 10.3969/j.issn.0372-2112.2015.02.029.

    CHANG Hao, LIANG Hua-guo, JIANG Cui-yun, et al. Optimization Scheme for Mid-bond Test Time on 3D-Stacked ICs[J]. Acta Electronica Sinica, 2015, 43(2): 393-398. DOI: 10.3969/j.issn.0372-2112.2015.02.029.

  •  
  •  
icon
试读结束,您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束,您可以通过登录账户,到个人中心,购买VIP会员阅读全文。
已是VIP会员?
去登录 >

0

浏览量

2

下载量

10

CSCD

文章被引用时,请邮件提醒。
提交
工具集
下载
参考文献导出
分享
收藏
添加至我的专辑

相关文章

暂无数据

相关作者

暂无数据

相关机构

暂无数据
0