基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法

刘军; 吴玺; 裴颂伟; 王伟; 陈田

doi:10.3969/j.issn.0372-2112.2015.03.006

您当前的位置：

首页 >

文章列表页 >

基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法

学术论文 | 更新时间：2025-07-16

- 基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法
- Wrapper Scan Chains Optimization Based on Span and Virtual Layers for Three Dimensional Cores
- 电子学报 2015年43卷第3期页码：454-459
- 作者机构：
  
  1. 合肥工业大学计算机与信息学院,安徽,合肥,230009
  2. 合肥工业大学情感计算与先进智能机器安徽省重点实验室,安徽,合肥,230009
  3. 北京化工大学信息科学与技术学院,北京,100029
  4. 合肥工业大学计算机与信息学院,安徽,合肥,230009
  5. 合肥工业大学情感计算与先进智能机器安徽省重点实验室,安徽,合肥,230009
  6. 北京化工大学信息科学与技术学院,北京,100029
- 作者简介：
- 基金信息：
  
  国家自然科学基金 (No.61306049,No.61106037,No.61204046);国家高技术研究发展计划 (863计划)课题 (No.2012AA011103);安徽省自然科学基金 (No.1208085QF127);计算机体系结构国家重点实验室开放课题 (No.CARCH201101)
- DOI：10.3969/j.issn.0372-2112.2015.03.006
  中图分类号： TP306.2
- 纸质出版：2015
- 稿件说明：
移动端阅览
刘军, 吴玺, 裴颂伟, 等. 基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法[J]. 电子学报, 2015,43(3):454-459.

LIU Jun, WU Xi, PEI Song-wei, et al. Wrapper Scan Chains Optimization Based on Span and Virtual Layers for Three Dimensional Cores[J]. Acta Electronica Sinica, 2015, 43(3): 454-459.
刘军, 吴玺, 裴颂伟, 等. 基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法[J]. 电子学报, 2015,43(3):454-459. DOI： 10.3969/j.issn.0372-2112.2015.03.006.

LIU Jun, WU Xi, PEI Song-wei, et al. Wrapper Scan Chains Optimization Based on Span and Virtual Layers for Three Dimensional Cores[J]. Acta Electronica Sinica, 2015, 43(3): 454-459. DOI： 10.3969/j.issn.0372-2112.2015.03.006.

摘要

为减少三维芯核绑定前和绑定后的测试时间

降低测试成本

提出了基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法.所提方法首先通过最大化每条测试外壳扫描链的跨度

使得绑定前高层电路和低层电路的测试外壳扫描链数量尽可能相等.然后

在TSVs(Through Silicon Vias)数量的约束下

逐层的将虚拟层中的扫描元素分配到测试外壳扫描链中

以平衡绑定前后各条测试外壳扫描链的长度.实验结果表明

所提方法有效地减少了三维芯核绑定前后测试的总时间和硬件开销.

Abstract

To reduce test time and test cost for pre-bond and post-bond test of three dimensional embedded cores

this paper proposed an optimization method based on span and virtual layers for wrapper scan chains in three dimensional embedded cores.Firstly

the proposed technique made the number of wrapper scan chains in high layers and low layers as equal as possible by maximizing the span of wrapper scan chains.Then

under the constraints of TSVs(Through Silicon Vias)number

the scan elements contained in virtual layers were assigned to wrapper scan chains layer by layer

which effectively balanced the length of pre-bond and post-bond wrapper chains.Experimental results show the presented methodology can greatly reduce the pre-bond/post-bond test time and hardware overhead for three dimensional embedded cores.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据