一种应用于TDC的低抖动延迟锁相环电路设计

吴金; 张有志; 赵荣琦; 李超; 郑丽霞

doi:10.3969/j.issn.0372-2112.2017.02.026

您当前的位置：

首页 >

文章列表页 >

一种应用于TDC的低抖动延迟锁相环电路设计

学术论文 | 更新时间：2025-07-16

- 一种应用于TDC的低抖动延迟锁相环电路设计
- Design of a Low Jitter Delay Locked Loop for TDC
- 电子学报 2017年45卷第2期页码：452-458
- 作者机构：
  
  1. 东南大学无锡分校,江苏,无锡,214135
  2. 东南大学集成电路学院,江苏,南京,210096
  3. 东南大学无锡分校,江苏,无锡,214135
  4. 东南大学集成电路学院,江苏,南京,210096
- 作者简介：
- 基金信息：
  
  江苏省自然科学基金 (No.BK2012559）;中央高校基本科研业务费专项资金资助，江苏省普通高校研究生科研创新计划资助项目 (No.SJLX15_0098）
- DOI：10.3969/j.issn.0372-2112.2017.02.026
  中图分类号： TP331.1
- 网络出版：2017-02-25，
  
  纸质出版：2017
- 稿件说明：
移动端阅览
吴金, 张有志, 赵荣琦, 等. 一种应用于TDC的低抖动延迟锁相环电路设计[J]. 电子学报, 2017,45(2):452-458.

WU Jin, ZHANG You-zhi, ZHAO Rong-qi, et al. Design of a Low Jitter Delay Locked Loop for TDC[J]. Acta Electronica Sinica, 2017, 45(2): 452-458.
吴金, 张有志, 赵荣琦, 等. 一种应用于TDC的低抖动延迟锁相环电路设计[J]. 电子学报, 2017,45(2):452-458. DOI： 10.3969/j.issn.0372-2112.2017.02.026.

WU Jin, ZHANG You-zhi, ZHAO Rong-qi, et al. Design of a Low Jitter Delay Locked Loop for TDC[J]. Acta Electronica Sinica, 2017, 45(2): 452-458. DOI： 10.3969/j.issn.0372-2112.2017.02.026.

摘要

本文采用双延迟线和防错锁控制结构，结合对电荷泵等关键模块版图对称性的匹配控制，设计了一种针对（Time-to-Digital Converter，TDC）应用的宽动态锁定范围、低静态相位误差延迟锁相环（Delay-Locked Loop，DLL）电路.基于TSMC 0.35m CMOS工艺，完成了电路的仿真和流片验证.测试结果表明，DLL频率锁定范围为40MHz-200MHz；静态相位误差161ps@125MHz；在无噪声输入的理想时钟驱动下，200MHz频率点下的峰-峰值抖动最大为85.3ps，均方根抖动最大为9.44ps，可满足亚纳秒级时间分辨的TDC应用需求.

Abstract

A delay-locked loop circuit of wide dynamic locking range and low static phase error is designed for Time to Digital Converter (TDC) application adopting dual delay lines

anti-lock control circuit structure and applying symmetrical matching techniques to key modules such as Charge Pump (CP)

simultaneously.Simulation and Multi Project Wafer (MPW) tapeout are completed based on TSMC 0.35 m CMOS process.The test results show that DLL's frequency locking range is 40MHz-200MHz with its static phase error 161ps@125MHz.Driven by noise-free input clock

and operating on 200MHz

DLL's maximum peak-to-peak and root-mean-square jitters are 85.3ps and 9.44ps

respectively adapting the subnanosecond time-resolved TDC's application requirement.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据