基于可编程硬件的有状态网络功能硬件加速架构

兰天翼; 郭云飞; 范宏伟; 兰巨龙

doi:10.3969/j.issn.0372-2112.2018.07.010

您当前的位置：

首页 >

文章列表页 >

基于可编程硬件的有状态网络功能硬件加速架构

学术论文 | 更新时间：2025-07-16

- 基于可编程硬件的有状态网络功能硬件加速架构
- Programmable Hardware-Based Stateful Network Functions Hardware Acceleration Architecture
- 电子学报 2018年46卷第7期页码：1609-1616
- 作者机构：
  
  国家数字交换系统工程技术研究中心,河南,郑州,450002
- 作者简介：
- 基金信息：
  
  国家863高技术研究发展计划 (No.2015AA016102）;国家973重点基础研究发展计划 (No.2013CB329104）;国家自然科学基金创新研究群体科学基金 (No.61521003）
- DOI：10.3969/j.issn.0372-2112.2018.07.010
  中图分类号： TP393
- 网络出版：2018-07-25，
  
  纸质出版：2018
- 稿件说明：
移动端阅览
兰天翼, 郭云飞, 范宏伟, 等. 基于可编程硬件的有状态网络功能硬件加速架构[J]. 电子学报, 2018,46(7):1609-1616.

LAN Tian-yi, GUO Yun-fei, FAN Hong-wei, et al. Programmable Hardware-Based Stateful Network Functions Hardware Acceleration Architecture[J]. Acta Electronica Sinica, 2018, 46(7): 1609-1616.
兰天翼, 郭云飞, 范宏伟, 等. 基于可编程硬件的有状态网络功能硬件加速架构[J]. 电子学报, 2018,46(7):1609-1616. DOI： 10.3969/j.issn.0372-2112.2018.07.010.

LAN Tian-yi, GUO Yun-fei, FAN Hong-wei, et al. Programmable Hardware-Based Stateful Network Functions Hardware Acceleration Architecture[J]. Acta Electronica Sinica, 2018, 46(7): 1609-1616. DOI： 10.3969/j.issn.0372-2112.2018.07.010.

摘要

为了解决无状态加速器对有状态虚拟网络功能（Virtual Network Function，VNF）的加速效果较差的问题，该文提出了一种基于可编程硬件的有状态功能处理加速架构（Stateful Function Processing Acceleration Architecture，SFPA）.SFPA通过为数据平面提供有状态处理单元（Staeful Processing Unit，SPU），将数据包处理任务卸载到数据平面上.此外，SFPA能够为多个VNF独立地分配加速资源，并采用资源分配优化算法降低硬件资源开销，提高了加速架构的灵活性.基于NetFPGA-10G平台的实验结果表明，SFPA架构下，VNF的吞吐量是采用DPDK加速时的2.9倍，是无状态硬件加速器的1.7倍；资源分配优化算法的优化率最高可达41.9%.

Abstract

It's far less effective for the stateless accelerator to accelerate the stateful network function.In order to solve the problem

this paper presents a programmable hardware-based stateful network function acceleration architecture which is called Stateful Function Processing Acceleration (SFPA) architecture.Providing the Stateful Processing Unit (SPU) to the data plane

SFPA can offload the data processing task to the data plane.In addition

SFPA can allocate the acceleration resources to multiple VNFs independently

decrease hardware cost and improve the flexibility of the acceleration architecture with the resource allocation optimization algorithm.Results of the experiments which are based on the NetFPGA-10G platform show that the throughput of VNF is 2.9 times faster than that of DPDK

and 1.7 times faster than that of stateless hardware accelerator in the SFPA.The optimal rate of resource allocation optimization algorithm is up to 41.9%.

关键词

Keywords

references

浏览量

288

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于可编程硬件的NFV数据包加速处理结构

GAT-IL：一种基于图注意力网络与模仿学习的服务功能链部署方法

边缘视频处理的细粒度划分与重组部署算法

基于可编程硬件的虚拟路由器数据平面设计与实现

基于ZYNQ的可重构卷积神经网络加速器